SEAJ 一般社団法人 日本半導体製造装置協会
TOPEnglish 会員専用
半導体製造装置用語集
検査(Test)

用語解説

1.テスタ

BIST(Built In Self Test)
デバイスの内部に、テスト対象回路に与えるテストパターンを発生するテストパターン生成器、テスト対象回路からの出力パターンを圧縮するテストパターン圧縮器、圧縮されたテストパターンを期待出力パターンと比較する比較器を組込むことにより、自己テストを行う手法。
BOST(Built Out Self Test ,Built Off Self Test)
Built Out Self Test はテスト・ボード上にテスト機能を付加して高機能なテストを実行させる手法で、Built Off Self Testは BIST 回路のチップ・オーバヘッドを削減するために、BIST回路をテスト・ボード上に構成してDFTテストを実行させる方式。
DPS(Device Power Supply)
被試験デバイスに電源を供給するためのテスタ計測部の一部である。
EDA(Electronic Design Automation)
LSIやエレクトロニクス・システムの設計や検証を計算機を使って自動的に行う技術。
KGD(Known Good Die)
信頼性も含めて品質保証されている半導体チップのことである。
MCP(Multi Chip Package)
複数の半導体チップを1つのパッケージに収めたデバイスであり、 スタックメモリーなどが良い例である。後述のSiPも広義ではMCPに含まれるが近年は区別して用いる場合が多い。
PG(Pattern Generator)
テスト・システムでパターン・プログラムにしたがって被測定デバイスに対する印加パターンおよび期待値パターンを発生する装置
RSDS/mini LVDS(Reduced Swing Differential Signaling/Low Voltage Differential Signaling)
LCDディスプレイにおける放射電磁雑音の対策の為の、コントロールLSI間の低電圧高速差動インタフェース規格。LVDS規格が350mV振幅であるのに対し、RSDS/miniLVDSは200mV振幅。
RTL(Register Transfer Level)
論理回路を論理式で記述し、回路内のすべての信号の作り方の曖昧さをなくしたテクノロジ・インディペンデントな融通性のある論理設計手法。
TG (Timing Generator)
テスト・システムでファンクションテストを実行するときの試験周期、クロックおよびストローブを発生する装置
IDDQ-Ratio方式(IDDQ-Ratio Method)
X軸にサンプル1、Y軸にサンプル2を取り、テストベクタ毎の電源電流測定値(IDDQ)をプロットし、分散図からサンプル間のプロセス変動を検出する方式。
エンファシス(Emphasis)
伝送経路特性に合わせ、波形の各周波数成分を加工する技術。伝送路減衰に対する高周波成分の持ち上げを行う場合が多い。
外部ループバック(External Loop Back)
DFT (Design For Testability:テスト容易化設計)技術の一つとして、送受信双機能を1チップ内に持つデバイスにおいて、自らの送信信号を自身の受信機能で受信し、機能判定を行うループバック試験がある。 ループバック試験機能はデバイス内部に組み込まれる事が多く、内部ループバックと呼ばれるが、ロードボード上の追加回路等によりデバイス外部で同等の信号経路を設ける環境を外部ループバックと呼ぶ。
過剰検出(Overkill)
デバイス・テストにおいて、誤って良品を不良品と判定すること。
Captureクロック(Capture Clock)
SCANチェーンで組合せ論理回路から出力されたデータをSCANチェーンのフリップフロップがデータを取り込むためのクロック。(一般用語)
構造可変テスタ(Reconfigurable Tester)
FPGA の再構成性を活用したテスタ。テスタ言語からテスタ構成をすることにより、必要な機能を必要な時点に構成しながらテストする手法。
ゴールデンデバイス(Golden Device)
自身の機能を、他のデバイスとの接続動作により検証する試験を対向試験と呼ぶ。この際、接続される他デバイスは完全動作を保証された基準デバイスで有る事が多く、ゴールデンデバイスと呼ばれる。
コンカレントテスト(Concurrent Test)
デバイス内の複数回路ブロックを同時並列にテストし、スループットを向上させる手法。テストコスト削減策の一つとして使われる。
コンパレータ(COMP:Comparator)
被測定デバイスからの出力信号を規定されるリミット電圧値と比較し、その結果として得られた論理値を期待される論理値と照合する回路。
シェアード・リソース(Shared Resource)
タイミング発生器やパターン発生器などのリソースを、各テスタピンで共有するテスタの構造。 テスタのハードウェア量を節減することができる。
シグナル・インテグリティ(Signal Integrity)
信号の品質・精度のこと。
縮退故障(Stuck-at Fault)
論理値が値1(電源とのショート)あるいは値0(接地とのショート)に固定される故障。その故障を仮定してテスト・パターンを生成する手法がある。
スキュー(Skew)
複数の伝送系において同一の信号を伝送するとき、その信号間に発生する位相または、時間の期待値からのずれ。
立上がり時間/立下り時間(Tr/Tf:Rise Time/Fall Time)
装置のドライバにおいて、波形の遷移時間を表すシンボル。一般に信号レベルが20%から80%に遷移するまでの時間をnsやpsの単位で記すことが多い。
ディスクリート(Discreate)
トランジスタ、ダイオード、MOS FET、IGBTなど、1つの機能のみを備えた半導体のことをディスクリートといい、それをテストする装置をディスクリートテスタと言う。
DUTボード(Device Under Test Board)
被測定デバイスとテストヘッドの間に介在し、試験に必要な信号を伝達するボード類の個々の呼称。装置により、一体となっている場合もある。DUTは被試験デバイスのことである。
テスタ(ATE:Automated Test Equipment)
半導体及び電子部品実装ボードをテストする自動検査装置。テスタともいう。
テストヘッド(Test Head)
被測定デバイスに印加するDUT電源、タイミングジェネレータ出力、パターンジェネレータ出力部及びデバイス出力を測定部に取込むための入力部から構成され、被測定デバイスを直接搭載し評価を行う部分。
テスト容易化設計(DFT:Design For Testability)
設計の最初の段階からテストのし易さを考慮して、LSIの回路構造の編成やテスト用回路の組み込みなどを行う設計手法のこと。
ΔIDDQ方式(Delta IDDQ Method)
被測定デバイスに対し、X軸にテストベクタ番号、Y軸にテストベクタ間での電源電流測定値差分(ΔIDDQ)をグラフ化し、良品のそれと比較してIDDQ異常の有無を検出する方式。
同時測定(同測)(Multi-Die Test , Simul-Test Multi-site Test)
テストのスループット向上を目的として複数のLSIチップを同時にテストする事を言う。テストに時間がかかる汎用メモリの分野で発展したが、近年は埋め込みメモリを持つSoCなどでもTime to Marketの視点から普及が見られる。同時測定数が増えるほどテスタのチャンネル数も増加するためテスタ実現が困難になるので、BIST(Built In Self Test)やScan回路などのDFT(Design For Testability)をLSIチップに内蔵する事でテスタへの負担を減じる工夫が広く行なわれている。
同時測定数(Multi-site Count)
1台のテスト・システムで複数のデバイスを同時にテストする手法を同時測定といい、テスタあたりの同時測定されるデバイス個数のこと。
同時測定効率(Multi-site efficiency)
単数での測定時間に比べて、同一デバイスを複数同時に測定する場合の測定効率を表す指標。 以下の式で定義され、たとえば100%の効率は個数を増やしても測定時間が増加しないこと、80%の効率は同時測定個数を1つ増やす毎に20%ずつテスト時間が増加することを意味する。
同時測定効率 = 1 - ( ( 測定時間の差 / 同時測定個数の差 ) / 単数での測定時間 )
パーピンTGリソース(Per-pin TG Resource)
テスト条件をピンごとに設定できるアーキテクチャを持つ自動検査装置。これに対して、テスト条件がピン共通に設定されるアーキテクチャの自動検査装置をシェアードリソーステスタと呼ぶ。パーピンテスタは、シェアードリソーステスタに比べて、テスト条件の設定において自由度が高いため、高度化する論理ICや、高タイミング精度を要求されるデバイスの検査に適する。TGはTiming Generatorの略。
パターン圧縮器(Pattern Compressor)
テスタのパターン発生器の容量を削減するために、チップの中に冗長なパターン・データを圧縮する機能。
パフォーマンスボード(Performance Board)
被測定デバイスとテストヘッドの間に介在し、試験に必要な信号を伝達するボード類のひとつ。
ロードボードとも言う。
パラメトリックテスト(Parametric Test)
被測定デバイスの電圧、電流や時間など、具体的な値を測定するテスト。
ビット救済
メモリデバイスの歩留まりを向上させるために、テストで見つかった不良メモリセルを修復すること。
ファンクションテスト(Functional Test)
LSIが所定の機能通りに動作するか否かを確認するためのテスト。
ブリッジ故障(Bridge Failure)
LSI製造プロセスの微細化により、配線間のブリッジが起こりやすくなっている。 その配線間がブリッジした事によりショートした故障。
フルパーピン・リソース(Full Per-pin Resource)
タイミング発生器やパターン発生器などのリソースを、テスタピン毎に揃えるテスタの構造。 テスタのハードウェア量は増大するが、テスタ周波数とタイミング精度を向上させることができる。
マニピュレータ(Manipulator)
テストヘッドをハンドラ若しくはウェーハプローバに物理的な接続を可能にする機構。
ユニバーサル・スロット構造(Universal Slot Architecture)
デジタル、アナログ、DC等の異なる種類のリソースを、共通のスロット上で対応できるように設計された、テスタ構造。

2.プローブカード

L.O.C(Lead On Chip)
本来はメモリデバイスのパッケージ形態の一つを意味しているが、ボンディングパッドの配置デザインのイメージを指す用語として使用している。LSI チップの中央部に一直線又は2列にボンディングパッドが配置されている状態を指す。
Spring Contact Pins
金属ピンの先端がばねで伸び縮みする構造の電極のこと。検査装置では可動する機器の電気的接続を行うために用いられる。またウェーハやプリント基板に直接接触させる検査装置の接触子として用いるものもある。
一括コンタクト(Batch Contact)
複数個のチップをプロック単位でテストするための接触方法
インターポーザ(Interposer)
配線ピッチ変換基板のことを言う。プローブカードではプローブ端子のピッチがLSIのボンディングパッドの配置ピッチと等しいので、そのままではプローブカードのプリント配線基板のパターンルール寸法に合わず、信号の接続が出来ないため、ビルドアップ基板や厚膜基板など高密度配線が可能な配線基板を介在して配線ピッチの変換が行われる場合がある。
ウェーハ一括方式(Full Wafer Contact (またはWafer Batch Contact Wafer Collective Contact))
ウェーハ全体を一括して接触子を接続し、テストする方式
エリア・アレイ(Area Array)
本来は格子状 (Grid-array)に端子が配置されたパッケージ、例えば BGA 等の端子が並んでいるさま、あるいはフリップチップボンディングに用いる LSI チップのボンディングパッドが格子状に配置されている様を指して用いるが、ボンディングパッドの配置デザインのイメージを指す後者の意味で使用している。
オーバードライブ(Over Drive)
ウェーハをプローブカードに押し当てた際、最初にプローブ端子がLSIのボンディングパッドに触れた所から更に押し込んで圧接する行為を言う。
カンチレバー型(Cantilever Type)
機械工学で言う片持ち梁の原理で働く端子構造を持つプローブカードを指して言う。
スクラブ(Scrub)
ウェーハをプローブカードに押し当てた際、LSIのボンディングパッド上に接するプローブ端子の先端が滑って移動し擦り付ける動作(擦動・摺動)を指して言う。ワイプ (Wipe) とも言い、金属表面の汚染膜を排斥して新しい金属面同志を接触させる目的で用いられる。
スペーストランスフォーマ(Space Transformer)
インターポーザと同義語として混同して使われることが多い。狭義にはインターポーザは「基板を使うもの」を言い、スペーストランスフォーマはワイヤハーネスのような立体構造による配線ピッチ変換をも含む表現である。
接触子(Contactor)
被測定デバイスの電気的特性を測定するために被測定デバイスピンに接触し、テスタと被測定デバイスの間の電気的インターフェイスを行う部品。コンタクトともいう。
先端位置精度(Tip Position Accuracy)
プローブ先端位置のパット中心に対する相対位置精度
同軸型(Co-axial Probe)
同軸ケーブルの様な構造を持つプローブ端子を言う。高周波信号や微小な電流の測定に用いられる。
バーチカル型(Vertical Type)
機械工学で言う座屈応力の原理で働く端子構造を持つプローブカード指して言う。 垂直型とも呼ばれる。
ピンピッチ(Pin Pitch)
コンタクトピン(接触子)の配列ピッチ
ブレード型(Blade Type)
板状の金属やセラミックにパターン形成を施したブレードにプローブ針を取り付けた構造を持つものを言う。金属性のブレードの物はDC測定に、セラミックにパターン形成を施したブレード構造を持つ物は高周波信号や微小な電流の測定に用いられる。
プローブ(Probe)
チップをテストする際に通電するための接触子
プローブカード(Probe Card)
ウェーハに形成された LSI のボンディングパッドに接続して電気信号を入出力し、機能検査を行う目的で用いられる試験治具。多くはプローブ(試験探針)がプリント配線基板に取り付けられた構造をしており、ウェーハプローバに装着して LSI テスタのテストヘッドと接続し、ウェーハを搬送して LSI のボンディングパッドをプローブカードに対し位置決めした後に押し当てる事により、電気的な接続が行われる。様々な形態や構造のものが有る。
プローブ交換(Needle Exchange)
プローブ保守点検時にプローブ修理のため実施する交換作業
ペリフェラル(Peripheral)
本来はロジックデバイス等のパッケージに用いられる QFP に見られる様なデバイスの周囲四辺にリード端子を有するものを意味するが、ボンディングパッドの配置デザインのイメージを指す用語として使用している。LSIチップの周辺部四辺にボンディングパッドが配置されている状態を指す。
MEMS型プローブ(MEMS Type Probe Tip)
プローブ端子の製法や構造にMEMS (Micro Electro Mechanical Systems)の技術を取り入れたものを指して言う。プローブ端子自体が何らかの機械的動作を持つことが条件で、メンブレン型プローブ端子のように自身は機械的な動作を行わないものはこれに含まない。
メンブレン型(Memblane Type)
軟質のフィルム状のシートに尖形のプローブ端子ならびに配線パターンを形成した構造を持つプローブカードを指して言う。

3.プローバ

アライメント(Alignment)
プローバなどでウェーハの位置と方向を調整すること。
アルゴリズム(Algorithm)
一般的には数学、コンピューティング、言語学 、あるいは関連する分野において、問題を解くための手順を定式化した形で表現したもの を言うが、プローバではウェーハアライメントを行うソフトウェアの手法を指す。
ウェーハチャック(Wafer Chuck)
測定を行うために、ウェーハを固定するステージのこと。ウェーハを真空吸着する事で固定する。微細なニードルを当てるので、高い平面度が要求される。また、測定の際には実装された状態を再現したり加速試験を行う為、表面温度を設定する機能をもつものがある。
ウェーハ検査(Wafer Test)
プロセス工程を経て配線、成膜されたウェーハを電気的に検査して良否判定をする為の検査工程。後工程における不良チップへの無駄な加工費を低減させると共に前工程プロセスへの特性フィードバックの役割も担う
キャリア(Carrier)
ウェーハを収納するためのカセット。SEMI規格に基づいった形状になっているが、規格に準じない場合も見受けられる。
ハンドリング(Handling)
ウェーハの受け渡し。カセットに収納されたウェーハを取り出し、ウェーハチャックに乗せる動作など。
フォーカス(Focus)
一般的には焦点を意味するが、プローバではウェーハアライメント等において、カメラからの焦点距離を測定することで位置決め動作等のデータとして使用する。
プローバ(Prober)
IC、LSI等が形成されたウェーハ上のダイの電気的特性を試験するために、各ダイのパッドにプローブカードのニードル等を順次自動的に接触させる装置。ウェーハプローバともいう。
プロービング(Probing)
一般的には、穴に針や棒を入れて中の様子や深さを探ること。ウェーハ上に形成された全てのチップの電気的特性を試験するためにニードルとパッドを接触させること。
プローブカードホルダ(Probe Card Holder)
プローブカードをウェーハプローバに固定させる為の搬送用ホルダー。

4.ハンドラ

位置決め精度(Positioning Accuracy)
実際の停止位置と、期待停止位置とのズレ量。
インデックスタイム(Index Time)
プローバ又はハンドラでの連続処理時にダイ又はデバイスのテストが終了した後、次のダイ又はデバイスの位置決めが完了してテスト開始可能となるまでの時間。
温度精度(Temperature Accuracy)
ハンドラで被測定デバイスを温度試験する際、装置設定温度と、校正された測定器で計測した温度との差。
ガイドピン(Guide Pin)
機械的な位置決め。ハンドラーにおいて、ICとソケットのコンタクトにおいては、パッケージ外形を利用するなど機械的な位置合わせを行っている。その位置合わせに使用するピンのこと。
自重落下(Gravity Fall)
被測定デバイスの自重を利用し搬送するハンドラの搬送方式。
ジャム(Jamming)
ハンドラで被測定デバイスを搬送したときに、被測定デバイスが途中で搬送不良となる状態。
処理能力(Throughput)
ハンドラが連続稼働中において、被測定デバイスを単位時間内に処理できる能力。
水平搬送(Horizontal Conveying)
被測定デバイスを水平方向に強制搬送するハンドラの搬送方式。
ストリップ(Strip)
被測定デバイスを個片化される前の短冊形状の媒体。
測定温度(Temperature Set Point)
被測定デバイスを温度試験する際の被測定デバイスの温度。または装置設定温度。
ターレット(Turret)
被測定デバイスをターレット形状の円周上に順次配置し強制搬送するハンドラの搬送方式。
チューブサイズ(Tube Size)
被測定デバイスをハンドラへ供給及び収納する際に使用される、デバイスを格納する格納治具(tube)の大きさ。
適用媒体(Application Media)
トレイ、チューブ、リールなどハンドラで被測定デバイスを供給及び収納する形態。
ノーエッジデバイス(No Edge Device)
ボールからパッケージ外形までの距離が極端に短いパッケージ。
ハンドラ(Handler)
組立完了した被測定デバイスを自動的にテストシステムに供給し、テスト結果に基づいて自動的に分類収納する装置。オートハンドラともいう。
ピック&プレース(Pick and Place)
被測定デバイスをつまみ上げ、移動位置まで搬送し、そこに被測定デバイスを下ろすハンドラの搬送方式。
プッシャー(Pusher)
被測定デバイスをソケットに押し付けるための機構、またはそのパーツ名称。

5.その他

EEMI450(European 450mm Equipment and Materials Initiative)
欧州の装置・材料メーカにより設立された450mmウエーハ開発を推進する組織
ESD(Electro-Static Discharge)
静電気放電のこと。半導体デバイスに静電気放電が印加されると、デバイス内部に放電電流が流れ、局部的な発熱や電界集中により破壊に至る。
FIB-SEM(Focused Ion Beam-Scanning Electron Microscope)
集束イオンビーム装置(FIB)と走査型電子顕微鏡(SEM)の機能が同一装置に搭載された複合装置。集束イオンビームで試料表面の加工と、電子線による加工表面の観察を繰り返し、立体的な像を構築する解析に用いる。
G450C(Global 450mm Consortium)
ニューヨーク州とニューヨーク州立大学が中心となり、Intel、TSMC、Global Foundlies、Samsungが参加する官民合同の450mmウエーハおよび装置の技術開発を目的として設立されたコンソーシアム
IJTAG P1687(Internal JTAG P1687)
IEEE 1687規格を標準化するためのIEEEプロジェクト。2014年にIEEE1687として標準規格が発行された。半導体内部の組込み回路の通信・制御に関する標準規格。略してIJTAGとも呼ぶ。
IJTAG P1838(Internal JTAG P1838)
3D-ICのテストに関して検討されているIEEEの標準規格プロジェクト。
IoT(Internet of Things)
ありとあらゆるモノがインターネットに接続する世界のこと
ISMI(International SEMATECH Manufacturing Initiative)
SEMATECHの傘下で、生産性向上に特化して課題や製造ソリューションの会員企業間での共有を目指す目的で設立された組織
JEDEC(Joint Electron Device Engineering Council)
電子部品の規格の標準化を行っている米EIA(Electronic Industries Alliance:米国電子工業会) 管轄の団体の一つ。有名なものではSDRAMやDIMMの規格の策定がある。
Slit Width
TSOP-Flash(NAND)のパッケージ測定で主に使われているContact Bladeタイプのソケットにおける、ピンを固定し、ピン間を絶縁するためのプレートの厚み。
アクセスパッド(Access Pad)
3D実装デバイスにおいて、積層されたデバイスに対してプリボンド・テストの必要性があるが、その際にコンタクトするパッドのこと。(プリ・ボンドの項目参照)
液状封止材料(LSE:Liquid Sealing Material)
半導体素子を外部環境から保護して各種信頼性を確保し、基板実装を容易にするためパッケージを封止するための材料の一つ。
コスト倍率(Cost Magnification)
ウェーハの大口径化により生産量倍率を得られるが、コスト面において、この比率を大きく損なわずに経済的効果を見出す必要があり、その際の指標の事。
システムレベルテスト(System Level Test)
ATEを用いたテストでは十分に低い市場不良率が得られない場合に、実際の使用が想定されるシステム環境を構築し,その環境にDUTを置いて実行する機能テスト。
製品歩留り(Product Yield)
製造物全体に対する出荷品質の製品(良品)の割合のことであり、不良品が多く発生することを、歩溜まりが低いと表現する
ソリット・ステート・ドライブ(SSD:Solid State Drive)
記憶媒体としてフラッシュメモリを用いるドライブ装置。ハードディスクドライブ(HDD)などと同じストレージ(外部記憶装置)としてコンピュータに接続し、プログラムやデータの永続的な保存に用いる。
大口径化(Large Diameter)
半導体産業では、主として集積回路製造のためのシリコン単結晶ウェーハの直径の大型化の事を意味する。
チップサイズ(Chip Size)
マイクロプロセッサ、メモリ等の半導体チップ個片の長さの事。
テストコスト(Test Cost)
半導体チップを検査するために発生する費用(人件費、テスト機器減価償却、ソフトウェア開発費等)
テストセル(Test Cell)
集積回路の検査のための基本単位、区分。
バックグラインド(BG:Back Grind / Back Grinding)
ウエーハ表面にパターンが完成した後、ウエーハの裏面全体を研削し、厚さを薄くする工程のこと
Passive 部品(Passive Component)
電子素子のうち、増幅や電気エネルギーの変換のような能動的機能をもたない素子で、抵抗器・コンデンサー・コイルなどの受動素子をいう。
微細化(Miniaturization)
半導体産業では、基本素子であるトランジスタ等の小型化を意味し、半導体回路の配線の幅(プロセスルール)をより微細にする事をいう。
ヒステリシス(Hysteresis)
現在加えられている力だけでなく、過去に加わった力に依存して変化する事。履歴現象、履歴効果とも呼ぶ。
ファブ(Fab)
半導体産業では、半導体を製造する工場を意味する。
ファブコスト(Fab Cost)
半導体産業では、半導体を製造する工場を稼働、維持するために必要となるランニングコストや減価償却費用を意味する。
ベースチップ(Base Chip)
ベースバンドチップとも呼ばれ、無線通信や信号を制御する半導体。携帯端末の頭脳とされる。
ミニファブ(Mini Fab)
ミニマルファブとも呼ばれ、小さな半導体工場で小ロットで半導体製品を作る。クリーンルーム、フォトマスクなどの投資額が抑えられ、開発から量産までの時間の短縮化ができる。
ムーアの法則(Moore's Low)
米インテル社の創業者の一人であるゴードン・ムーア氏が集積回路の製造・生産における長期傾向について論じた指標。最も有名な公式は、集積回路上のトランジスタ数は18ヶ月ごとに倍になる。というもの。
4端子接触(Four Terminal Contact)
4端子法による計測のための接続のこと。
電源+電流計から成るSource系と電圧計のMeasure系を分けて接続することで、接触抵抗の影響を受けずに被測定物の電気抵抗を正確に計測できる


個人情報保護方針サイトマップお問い合わせ