SEAJ 一般社団法人 日本半導体製造装置協会
TOPEnglish 会員専用
半導体製造装置用語集
検査(Test)

用語解説

1.テスタ
DUTボード (Device Under Test Board)
被測定デバイスとテストヘッドの間に介在し、試験に必要な信号を伝達するボード類の個々の呼称。装置により、一体となっている場合もある。DUTは被試験デバイスのことである。

EB Tester (Electron Beam Tester)
電子ビームをプローブとして半導体デバイスの局所的電位状態を計測する装置。

LVP (Laser Voltage Probe)
半導体の光吸収率が電解強度により変化する効果を応用し、半導体チップ裏面からレーザ光を照射し、その反射光強度の変化からトランジスタの電位波形を測定する装置。

OBIC (Optical Beam Induced Current)
逆バイアス状態にあるPN接合に光が照射された時発生する誘起電流のこと。波長1.1μm以下のレーザ光を照射したときの誘起電流による電流変動を検出することで、接合リークやゲート酸化膜リーク箇所を特定する。

TDRタイミング測定手法 (Time Domain Reflection)
被測定デバイス端において、高タイミング精度を実現させるためのキャリブレーション手法。ピンエレクトロニクスからデバイス端までの信号の伝達時間を測定し、そのデータを考慮して各チャンネルのタイミングスキューを校正する。

液晶法 (Liquid Crystal Analysis)
温度によって結晶方位が変わるという液晶の性質を利用して、半導体デバイス内の温度上昇箇所の位置特定を行う。

エミッション顕微鏡
半導体デバイス内部で起こる発光・発熱現象を高感度カメラで検出して現象発生箇所を特定する装置。放出される光の波長によって発光か発熱かを区別し、概ね波長0.4μm〜1.6μmの範囲内を発光現象、3μm以上を発熱現象として、それぞれの波長帯に感度があるカメラを使用する。

Captureクロック
SCANチェーンで組合せ論理回路から出力されたデータをSCANチェーンのフリップフロップがデータを取り込むためのクロック。(一般用語)

シェアード・リソース (Shared Resource)
タイミング発生器やパターン発生器などのリソースを、各テスタピンで共有するテスタの構造。 テスタのハードウェア量を節減することができる。

縮退故障
スタテックな動作は正しいが、遅延時間が正常回路に比べて極端に遅い故障。 一つのゲートの遅延時間が遅くなると仮定するゲート遅延故障や一つの配線経路が遅くなると仮定する経路遅延故障がある。 各信号の論理値だけでなくタイミング条件も考えなければならないのでテスト生成は難しい。 At-Speedテストとも言う。

同時測定効率 (Multi-site efficiency)
単数での測定時間に比べて、同一デバイスを複数同時に測定する場合の測定効率を表す指標。 以下の式で定義され、たとえば100%の効率は個数を増やしても測定時間が増加しないこと、80%の効率は同時測定個数を1つ増やす毎に20%ずつテスト時間が増加することを意味する。
同時測定効率 = 1 - ( ( 測定時間の差 / 同時測定個数の差 ) / 単数での測定時間 )

同時測定または同測 (Multi-Die Test , Simul-Test)
テストのスループット向上を目的として複数のLSIチップを同時にテストする事を言う。テストに時間がかかる汎用メモリの分野で発展したが、近年は埋め込みメモリを持つSoCなどでもTime to Marketの視点から普及が見られる。同時測定数が増えるほどテスタのチャンネル数も増加するためテスタ実現が困難になるので、BIST(Built In Self Test)やScan回路などのDFT(Design For Testability)をLSIチップに内蔵する事でテスタへの負担を減じる工夫が広く行なわれている。

パーピンTGリソース (Per-pin TG Resource)
テスト条件をピンごとに設定できるアーキテクチャを持つ自動検査装置。これに対して、テスト条件がピン共通に設定されるアーキテクチャの自動検査装置をシェアードリソーステスタと呼ぶ。パーピンテスタは、シェアードリソーステスタに比べて、テスト条件の設定において自由度が高いため、高度化する論理ICや、高タイミング精度を要求されるデバイスの検査に適する。TGはTiming Generatorの略。

パターン圧縮器
テスタのパターン発生器の容量を削減するために、チップの中に冗長なパターン・データを圧縮する機能。

ブリッジ故障
LSI製造プロセスの微細化により、配線間のブリッジが起こりやすくなっている。 その配線間がブリッジした事によりショートした故障。

フルパーピン・リソース (Full Per-pin Resource)
タイミング発生器やパターン発生器などのリソースを、テスタピン毎に揃えるテスタの構造。 テスタのハードウェア量は増大するが、テスタ周波数とタイミング精度を向上させることができる。

ユニバーサル・スロット構造 (Universal Slot Architecture)
デジタル、アナログ、DC等の異なる種類のリソースを、共通のスロット上で対応できるように設計された、テスタ構造。

ΔIDDQ方式
被測定デバイスに対し、X軸にテストベクタ番号、Y軸にテストベクタ間での電源電流測定値差分(ΔIDDQ)をグラフ化し、良品のそれと比較してIDDQ異常の有無を検出する方式。

IDDQ-Ratio方式
X軸にサンプル1、Y軸にサンプル2を取り、テストベクタ毎の電源電流測定値(IDDQ)をプロットし、分散図からサンプル間のプロセス変動を検出する方式。

DPS
被試験デバイスに電源を供給するためのテスタ計測部の一部であり、 Device Power Supply の略。

MCP
複数の半導体チップを1つのパッケージに収めたデバイスであり、Multi Chip Package の略。 スタックメモリーなどが良い例である。後述のSiPも広義ではMCPに含まれるが近年は区別して用いる場合が多い。

SiP
複数の半導体チップを1つのパッケージに収めたデバイスであり、System in Package の略。ロジックチップやメモリチップなどが内蔵されており、1つのパッケージでシステムに相当する機能がある。

KGD
信頼性も含めて品質保証されている半導体チップのことであり、Known Good Die の略。

KTD
一定の条件でテストされている半導体チップのことであり、Known Tested Die の略。

RTL
Register Transfer Levelの略。論理回路を論理式で記述し、回路内のすべての信号の作り方の曖昧さをなくしたテクノロジ・インディペンデントな融通性のある論理設計手法。

BOST
Built Out Self Test 又は Built Off Self Test の略。Built Out Self Test はテスト・ボード上にテスト機能を付加して高機能なテストを実行させる手法で、Built Off Self Testは BIST 回路のチップ・オーバヘッドを削減するために、BIST回路をテスト・ボード上に構成してDFTテストを実行させる方式。

BIST
Built In Self Test の略。デバイスの内部に、テスト対象回路に与えるテストパターンを発生するテストパターン生成器、テスト対象回路からの出力パターンを圧縮するテストパターン圧縮器、圧縮されたテストパターンを期待出力パターンと比較する比較器を組込むことにより、自己テストを行う手法。

構造可変テスタ
FPGA の再構成性を活用したテスタ。テスタ言語からテスタ構成をすることにより、必要な機能を必要な時点に構成しながらテストする手法。

外部ループバック
DFT (Design For Testability:テスト容易化設計)技術の一つとして、送受信双機能を1チップ内に持つデバイスにおいて、自らの送信信号を自身の受信機能で受信し、機能判定を行うループバック試験がある。 ループバック試験機能はデバイス内部に組み込まれる事が多く、内部ループバックと呼ばれるが、ロードボード上の追加回路等によりデバイス外部で同等の信号経路を設ける環境を外部ループバックと呼ぶ。

ゴールデンデバイス
自身の機能を、他のデバイスとの接続動作により検証する試験を対向試験と呼ぶ。この際、接続される他デバイスは完全動作を保証された基準デバイスで有る事が多く、ゴールデンデバイスと呼ばれる。

エンファシス
伝送経路特性に合わせ、波形の各周波数成分を加工する技術。伝送路減衰に対する高周波成分の持ち上げを行う場合が多い。

RSDS (Reduced Swing Differential Signaling) / mini LVDS (Low Voltage Differential Signaling)
LCDディスプレイにおける放射電磁雑音の対策の為の、コントロールLSI間の低電圧高速差動インタフェース規格。LVDS規格が350mV振幅であるのに対し、RSDS/miniLVDSは200mV振幅。

時間分解発光解析 (Time Resolved Photo Emission Microscope)
CMOSトランジスタがON/OFFする時の過渡電流に伴う発光を、検出タイミングが計測できる特殊な検出器を用いて検出し、トランジスタの動作タイミングを解析する手法。デバイス動作速度等の設計検証や動作遅延不良のトランジスタを特定することができる。

DALSあるいはRIL/SDL
(DALS:Dynamic Analysis by Laser Stimulation)
(RIL: Resistive Interconnect Localization / SDL: Soft Defect Localization)
レーザ照射によるPass / Fail状態変動解析のこと。 テスタではテスト・パターンを印加してデバイス動作をPass/Fail判定している。この時、レーザを照射すると、レーザによる発熱やキャリア生成により信号遅延状態やトランジスタ特性が変わり、Pass/Fail状態が変動する。このPass/Fail状態を信号として画像化することで遅延不良箇所や動作マージン不足の箇所を特定する解析手法。

2.プローブカード
プローブカード (Probe Card)
ウェーハに形成された LSI のボンディングパッドに接続して電気信号を入出力し、機能検査を行う目的で用いられる試験治具。多くはプローブ(試験探針)がプリント配線基板に取り付けられた構造をしており、ウェーハプローバに装着して LSI テスタのテストヘッドと接続し、ウェーハを搬送して LSI のボンディングパッドをプローブカードに対し位置決めした後に押し当てる事により、電気的な接続が行われる。様々な形態や構造のものが有る。

カンチレバー型 (Cantilever type)
機械工学で言う片持ち梁の原理で働く端子構造を持つプローブカードを指して言う。

バーチカル型 (Vertical type)
機械工学で言う座屈応力の原理で働く端子構造を持つプローブカード指して言う。 垂直型とも呼ばれる。

メンブレン型 (Memblane type)
軟質のフィルム状のシートに尖形のプローブ端子ならびに配線パターンを形成した構造を持つプローブカードを指して言う。

同軸型 (Co-axial probe)
同軸ケーブルの様な構造を持つプローブ端子を言う。高周波信号や微小な電流の測定に用いられる。

ブレード型 (Blade type)
板状の金属やセラミックにパターン形成を施したブレードにプローブ針を取り付けた構造を持つものを言う。金属性のブレードの物はDC測定に、セラミックにパターン形成を施したブレード構造を持つ物は高周波信号や微小な電流の測定に用いられる。

オーバードライブ (Over drive)
ウェーハをプローブカードに押し当てた際、最初にプローブ端子がLSIのボンディングパッドに触れた所から更に押し込んで圧接する行為を言う。

スクラブ (Scrub)
ウェーハをプローブカードに押し当てた際、LSIのボンディングパッド上に接するプローブ端子の先端が滑って移動し擦り付ける動作(擦動・摺動)を指して言う。ワイプ (Wipe) とも言い、金属表面の汚染膜を排斥して新しい金属面同志を接触させる目的で用いられる。

L.O.C. (Lead On Chip)
本来はメモリデバイスのパッケージ形態の一つを意味しているが、ボンディングパッドの配置デザインのイメージを指す用語として使用している。LSI チップの中央部に一直線又は2 列にボンディングパッドが配置されている状態を指す。

ペリフェラル (Peripheral)
本来はロジックデバイス等のパッケージに用いられる QFP に見られる様なデバイスの周囲四辺にリード端子を有するものを意味するが、ボンディングパッドの配置デザインのイメージを指す用語として使用している。LSIチップの周辺部四辺にボンディングパッドが配置されている状態を指す。

エリア・アレイ (Area array)
本来は格子状 (Grid-array)に端子が配置されたパッケージ、例えば BGA 等の端子が並んでいるさま、あるいはフリップチップボンディングに用いる LSI チップのボンディングパッドが格子状に配置されている様を指して用いるが、ボンディングパッドの配置デザインのイメージを指す後者の意味で使用している。

MEMS型プローブ (MEMS type probe tip)
プローブ端子の製法や構造にMEMS (Micro Electro Mechanical Systems)の技術を取り入れたものを指して言う。プローブ端子自体が何らかの機械的動作を持つことが条件で、メンブレン型プローブ端子のように自身は機械的な動作を行わないものはこれに含まない。

インターポーザ (Interposer)
配線ピッチ変換基板のことを言う。プローブカードではプローブ端子のピッチがLSIのボンディングパッドの配置ピッチと等しいので、そのままではプローブカードのプリント配線基板のパターンルール寸法に合わず、信号の接続が出来ないため、ビルドアップ基板や厚膜基板など高密度配線が可能な配線基板を介在して配線ピッチの変換が行われる場合がある。

スペーストランスフォーマ (Space transformer)
インターポーザと同義語として混同して使われることが多い。狭義にはインターポーザは「基板を使うもの」を言い、スペーストランスフォーマはワイヤハーネスのような立体構造による配線ピッチ変換をも含む表現である。


個人情報保護方針サイトマップお問い合わせ